

(11) Publication number:

2001267555 A

#### PATENT ABSTRACTS OF JAPAN

(51) Intl. Cl.: H01L 29/778 H01L 21/338 H01L 29/812 H01L

21/306 H01L 21/316 H01L 29/205 H01L 21/331

H01L 29/73 H01S 5/028 H01S 5/323

(22) Application date:

(21) Application number:

22.03.00

2000080242

(30) Priority:

(43) Date of application publication:

28.09.01

(84) Designated contracting

states:

(71) Applicant: MATSUSHITA ELECTRIC IND CO LTD

(72) Inventor:

INOUE KAORU MATSUNO TOSHINOBU IKEDA YOSHITO

MASATO HIROYUKI

NISHII KATSUNORI

(74) Representative:


## (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURING **METHOD**


(57) Abstract:

PROBLEM TO BE SOLVED: To enable forming an insulating film which is superior in adhesivity with group III nitride semiconductor and electrical or optical characteristics.

SOLUTION: This semiconductor device is provided with an active region 12A, composed of GaN based semiconductor grown on a substrate 11 composed of Si, and an insulating oxide film 12B which is formed through oxidation of the GaN based semiconductor and arranged around the active region 12A. On the active region 12A, a gate electrode 13, which makes Schottky-contact with the active region 12A and formed so as to stretch on the insulating oxide film 12A and has a lead-out part 13a on the insulating oxide film 12B, and ohmic electrodes 14, which have intervals from both side portions in a gate longitudinal side of the gate electrode 13, are turned into a source electrode and a drain electrode.

COPYRIGHT: (C)2001,JPO





#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-267555 (P2001-267555A)

(43)公開日 平成13年9月28日(2001.9.28)

(51) Int.Cl.'		識別記号	FΙ		ŕ	-73-ド(参考)
H01L	29/778		H01L	21/316	s	5 F 0 O 3
	21/338			29/205		5 F O 4 3
	29/812		H01S	5/028		5 F O 5 8
	21/306			5/323		5 F O 7 3
	21/316		H01L	29/80	н	5 F 1 O 2
		審査	請求 未請求 請	表項の数16 OL	(全 19 頁)	最終頁に続く

(21)出願番号

特願2000-80242(P2000-80242)

(22)出顧日

平成12年3月22日(2000.3.22)

(出願人による申告) 国等の委託研究の成果に係る特許 出願(平成11年度新エネルギー・産業技術総合開発機構 地域コンソーシアム研究開発事業委託研究、産業活性再 生特別指置法第30条の適用を受けるもの) (71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 西井 勝則

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(72)発明者 井上 薫

大阪府高槻市幸町1番1号 松下電子工業

株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外1名)


最終頁に続く


#### (54) 【発明の名称】 半導体装置及びその製造方法

### (57)【要約】

【課題】 III 族窒化物半導体との密着性、電気的特性 又は光学的特性に優れる絶縁膜を形成できるようにす る。

【解決手段】 半導体装置は、SiCからなる基板11上に成長したGaN系半導体からなる活性領域12A と、該活性領域12Aの周囲にGaN系半導体が酸化されてなる絶縁酸化膜12Bとを有している。活性領域12Aの上には、該活性領域12Aとショットキ接触すると共に、絶縁酸化膜12B上に延びるように形成され該絶縁酸化膜12B上に引き出し部13aを有するゲート電極13と、該ゲート電極13のゲート長方向側の両側部と間隔をおき、それぞれがソース電極及びドレイン電極となるオーミック電極14とが形成されている。





【特許請求の範囲】

【請求項1】 基板の上に形成されたIII 族窒化物半導 体からなる活性領域と、

1

前記基板上における前記活性領域の周辺部に形成され、 前記III 族窒化物半導体が酸化されてなる絶縁酸化膜と を備えていることを特徴とする半導体装置。

【請求項2】 前記活性領域の上に形成されたオーミッ ク電極と、

前記活性領域から前記絶縁酸化膜の上に延びるように形 成されたゲート電極とをさらに備えていることを特徴と 10 する請求項1に記載の半導体装置。

【請求項3】 ウェハ状の基板のスクライブ領域に囲ま れてなる複数の素子形成領域にそれぞれ形成されたIII 族窒化物半導体からなる複数の半導体装置であって、

前記基板の上における前記スクライブ領域の周辺部に形 成され、前記III 族窒化物半導体が酸化されてなる保護 酸化膜を備えていることを特徴とする半導体装置。

【請求項4】 基板の上に形成されたIII 族窒化物半導 体からなる活性領域と、

前記基板の上に形成され、前記活性領域と電気的に接続 20 されているパッド電極とを備え、

前記基板と前記パッド電極との間には、前記III 族窒化 物半導体が酸化されてなる絶縁酸化膜が形成されている ことを特徴とする半導体装置。

【請求項5】 基板の上に形成され、複数のIII 族窒化 物半導体からなる共振器を有するレーザ構造体と、

前記レーザ構造体における前記共振器の端面を含む側面 に形成され、前記III族窒化物半導体が酸化されてなる 保護酸化膜とを備えていることを特徴とする半導体装 置.

【請求項6】 基板の上にIII 族窒化物半導体層を形成 する半導体層形成工程と、

前記III 族窒化物半導体層の上に、該III 族窒化物半導 体層の活性領域を覆う保護膜を形成する保護膜形成工程 ٤.

形成された保護膜をマスクとして前記III 族窒化物半導 体層を酸化することにより、前記基板の上の前記活性領 域を除く領域に前記III 族窒化物半導体層が酸化されて なる絶縁酸化膜を形成する酸化膜形成工程と、

する活性領域露出工程とを備えていることを特徴とする 半導体装置の製造方法。

【請求項7】 前記活性領域露出工程よりも後に、

前記活性領域の上にオーミック電極を形成するオーミッ ク電極形成工程と、

前記活性領域の上に前記絶縁酸化膜上にわたって延びる ゲート電極を形成するゲート電極形成工程とをさらに備 えていることを特徴とする請求項6に記載の半導体装 罡.

【 請求項 8 】 前記半導体層形成工程と前記保護膜形成 50 ーザ構造体形成工程と、

工程との間に、

前記III 族窒化物半導体層をアンモニアにさらすアンモ ニア処理工程をさらに備えていることを特徴とする請求 項6又は7に記載の半導体装置の製造方法。

【請求項9】 前記アンモニア処理工程は、前記アンモ ニアをプラズマ化する工程を含むことを特徴とする請求 8 に記載の半導体装置の製造方法。

【請求項10】 ウェハ状の基板の上にIII 族窒化物半 導体層を形成する半導体層形成工程と、

前記III 族窒化物半導体層に、該III 族窒化物半導体層 に形成される複数の素子形成領域と、各素子形成領域を それぞれチップ状に分割する際の分割領域であるスクラ イブ領域とを設定する領域設定工程と、

前記スクライブ領域の上に該スクライブ領域を覆う保護 膜を形成する保護膜形成工程と、

形成された保護膜をマスクとして前記III 族窒化物半導 体層を酸化することにより、前記基板の上の前記スクラ イブ領域の側方の領域に前記III 族窒化物半導体層が酸 化されてなる保護酸化膜を形成する酸化膜形成工程とを 備えていることを特徴とする半導体装置の製造方法。

【請求項11】 前記保護膜は、シリコン、酸化シリコ ン又は窒化シリコンからなることを特徴とする請求項6 ~10のいずれか1項に記載の半導体装置の製造方法。

【請求項12】 基板の上にIII 族窒化物半導体層を形 成する半導体層形成工程と、

前記III 族窒化物半導体層に、該III 族窒化物半導体層 に形成される素子形成領域と、該素子形成領域に形成さ れる素子の外部との導通を図るバッド電極形成領域とを 設定する領域設定工程と、

30 前記III 族窒化物半導体層の上における前記パッド電極 形成領域を除く領域を覆う保護膜を形成する保護膜形成 工程と、

形成された保護膜をマスクとして前記III 族窒化物半導 体層を酸化することにより、前記基板の上の前記バッド 電極形成領域に前記III 族窒化物半導体層が酸化されて なる絶縁酸化膜を形成する酸化膜形成工程と、

前記絶縁酸化膜の上にパッド電極を形成する工程とを備 えていることを特徴とする半導体装置の製造方法。

【請求項13】 前記酸化膜形成工程は、前記III 族窒 前記保護膜を除去することにより、前記活性領域を露出 40 化物半導体層を酸素雰囲気で熱処理を行なう工程を含む ことを特徴とする請求項6、10又は12に記載の半導 体装置の製造方法。

> 【請求項14】 前記酸化膜形成工程は、前記III 族窒 化物半導体層に対して酸素のイオン注入を行ないながら 熱処理を行なう工程を含むことを特徴とする請求項6、 10又は12に記載の半導体装置の製造方法。

> 【請求項15】 基板の上に、複数のIII 族窒化物半導 体層を形成することにより、前記複数のIII 族窒化物半 導体層からなり共振器を含むレーザ構造体を形成するレ

2

3

前記レーザ構造体における前記共振器の両端面を露出する工程と、

前記レーザ構造体の前記両端面を含む両側面を酸化する ことにより、前記両側面に前記III 族窒化物半導体層が 酸化されてなる保護酸化膜を形成する酸化膜形成工程と を備えていることを特徴とする半導体装置の製造方法。 【請求項16】 前記酸化膜形成工程は、前記III 族窒 化物半導体層を酸素雰囲気で熱処理を行なう工程を含む ことを特徴とする請求項15に記載の半導体装置の製造 方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般式 $In_xAl_y$   $Ga_{1-x-y}$  N( $0 \le x \le l$ 、 $0 \le y \le l$ 、 $0 \le x + y$   $\le l$ ) で表わされるIII 族窒化物半導体からなる半導体 装置に関し、特にIII 族窒化物半導体が酸化されてなる 酸化膜を有する半導体装置に関する。

[0002]

【従来の技術】InxAlvGar-x-、Nの組成を持つ III 族窒化物半導体、いわゆる窒化ガリウム(GaN) 系化合物半導体は、電子のバンド間遷移が直接遷移であ り且つバンドギャップが1.95eV~6eVまで広範 囲にわたって変化するため、LEDや半導体レーザ素子 等の発光デバイスの材料として有望視されている。

【0003】近年、特に情報処理機器の高密度化及び高集積度化を実現するため、青紫色の波長を出力できる半導体レーザ素子の開発が盛んに行なわれている。また、GaNは高い絶縁破壊電界強度、高い熱伝導率及び高い電子飽和速度を有しているため、高周波用のパワーデバイス材料としても有望である。なかでも、AIGaN/GaNからなるヘテロ接合構造は、電界強度が1×10 V/cmにまで及び、ヒ化ガリウム(GaAs)の2倍以上の電子速度を有するため、素子の微細化と共に高周波動作が期待できる。

【0004】III 族窒化物半導体は、IV族元素のシリコン(Si)又はゲルマニウム(Ge)等からなるn型ドーパントをドープすることによりn型特性を示すことから、電界効果トランジスタ(FET)への展開が図られている。また、III 族窒化物半導体は、II族元素のマグネシウム(Mg)、バリウム(Ba)又はカルシウム(Ca)等からなるp型ドーパントをドープすることによりp型特性を示すことから、p型半導体とn型半導体とのpn接合構造からなるLEDや半導体レーザ素子への展開が図られている。電子デバイスでは、電子の輸送特性に優れたAlGaN/GaN系HEMT(High

Electron MobilityTransistor)が広く検討されている。

【0005】以下、従来のA1GaN/GaN系HEM Tについて図面を参照しながら説明する。

【0006】図23(a)及び図23(b)は従来のA 50 ディング工程において該絶縁膜106が剥がれるという

4

IGaN/GaN系HEMTであって、(a)は平面構成を示し、(b)は(a)のXXIIIb-XXIIIb線における断面構成を示している。図23(a)及び図23(b)に示すように、シリコンカーバイド(SiC)からなる基板101の上には、第1のHEMT100Aと第2のHEMT100Bとが、基板101をトランジスタごとにチップとして分割するためのスクライブ領域110を隔てて形成されている。

【0007】第1のHEMT100A及び第2のHEM 10 T100Bは、それぞれ、基板101の上に成長したG aNからなるバッファ層102の上に形成され、A1G aN/GaNのヘテロ接合層がメサエッチングされてな る活性領域103を有している。

【0008】各活性領域103の上には、該活性領域103とショットキ接触するゲート電極104と、該ゲート電極104のゲート長方向側の両側部と間隔をおき且つ活性領域103とそれぞれオーミック接触するオーミック電極105とが形成されている。

【0009】各活性領域103の上方及びその周辺部はゲート電極104及びオーミック電極105を含めて全面にわたって絶縁膜106により覆われており、各絶縁膜106の上には、各ゲート電極104及び各オーミック電極105とそれぞれ電気的に接続されたパッド電極107が形成されている。各絶縁膜106は各パッド電極107が露出するように表面保護膜108により覆われている。

導体レーザ素子の開発が盛んに行なわれている。また、 【0010】活性領域103を覆う絶縁膜106は、一 GaNは高い絶縁破壊電界強度、高い熱伝導率及び高い 般にシリコン酸化膜等からなり、活性領域103の表面 電子飽和速度を有しているため、高周波用のパワーデバ 保護と、ゲート電極104を形成する際にリフトオフ法 イス材料としても有望である。なかでも、AlGaN/ 30 による該ゲート電極104の形成を容易にするために設 GaNからなるヘテロ接合構造は、電界強度が1×10 けられている。

【0011】ところで、図23(a)に示すように、ゲート電極104は、パッド電極107と接続される引き出し部104aを設ける必要があるため、ゲート電極104は活性領域103の上だけでなく、メサエッチングにより露出したGaNからなるバッファ層102の上にも形成される。

[0012]

【発明が解決しようとする課題】しかしながら、前記従来のA1GaN/GaN系HEMTは、引き出し部104aとバッファ層102とは金属と半導体との接触、いわゆるショットキ接触となるため、メサエッチング時の半導体表面のダメージ等によりリーク電流が発生し易いという問題がある。このリーク電流はトランジスタのピンチオフ特性に大きく影響し、トランジスタ特性の劣化を引き起こす。

【0013】また、GaNからなるバッファ層102と 絶縁膜106との密着性が十分ではないため、絶縁膜1 06上に形成されているバッド電極107のワイヤボン ディング工程にないて政権経際106が副がわるといる 問題がある。

【0014】さらに、SiCからなる基板101及びG aN系半導体はいずれも硬度が高く、SiやGaAsと 比べてチップ分割のためのスクライブ処理を行なうこと が極めて困難である。そのため、スクライブ時に活性領 域103に達するようなクラックが発生して歩留りが低 下したり、スクライブ領域110の近傍の表面保護膜1 08や絶縁膜106が剥がれてしまい、信頼性が低下す るという問題がある。

【0015】また、III 族窒化物半導体を積層してなる 10 レーザ構造体を用いた半導体レーザ素子には、一般にサ ファイアからなる基板が用いられる。サファイアを基板 に用いる場合には、サファイアと該サファイア上に形成 されたレーザ構造体との結晶軸の違いから、劈開によっ てレーザ共振器構造を形成するのが困難なため、共振器 構造をドライエッチングにより形成する場合が多い。し かしながら、ドライエッチングにより共振器を形成する と、形成された共振器端面に固有の欠陥が生じて非発光 中心が形成されるため、動作電流(しきい値電流)が大 きくなったり、信頼性を低下させたりするという問題が

【0016】本発明は、前記従来の問題に鑑み、その目 的は、III 族窒化物半導体との密着性、電気的特性又は 光学的特性に優れる絶縁膜を形成できるようにすること にある。

[0017]

【課題を解決するための手段】前記の目的を達成するた め、本発明は、III 族窒化物半導体からなる半導体装置 を該III 族窒化物半導体自体が直接酸化されてなる酸化 膜を有する構成とする。

【0018】具体的に、本発明に係る第1の半導体装置 は、基板の上に形成されたIII 族窒化物半導体からなる 活性領域と、基板上における活性領域の周辺部に形成さ れ、III 族窒化物半導体が酸化されてなる絶縁酸化膜と を備えている。

【0019】第1の半導体装置によると、基板上におけ る活性領域の周辺部に形成され、III 族窒化物半導体が 酸化されてなる絶縁酸化膜を備えているため、後述する ように、III 族窒化物半導体と該III 族窒化物半導体の 酸化物からなる酸化膜との結合強度は、例えばIII 族窒 化物半導体とシリコン酸化膜との結合強度よりも3倍程 度も大きくなる。このため、絶縁酸化膜と基板又は絶縁 酸化膜と活性領域との密着性が良好となり、絶縁酸化膜 の剥がれ等を防止できるので、その結果、装置の歩留ま り及び信頼性が向上する。

【0020】第1の半導体装置は、活性領域の上に形成 されたオーミック電極と、活性領域から絶縁酸化膜の上 に延びるように形成されたゲート電極とをさらに備えて いることが好ましい。このようにすると、ゲート電極に おける絶縁酸化膜上に位置する部分をゲート電極の引き 50 形成工程と、形成された保護膜をマスクとしてIII 族窒

出し部として用いても、該引き出し部はIII 族窒化物半 導体が酸化されてなる絶縁酸化膜との間でショットキ接 触とならないため、この引き出し部にリーク電流が発生 することがなくなるので、装置の信頼性が向上する。

【0021】本発明に係る第2の半導体装置は、ウェハ 状の基板のスクライブ領域に囲まれてなる複数の素子形 成領域にそれぞれ形成されたIII 族窒化物半導体からな る複数の半導体装置を対象とし、基板の上におけるスク ライブ領域の周辺部に形成され、III 族窒化物半導体が 酸化されてなる保護酸化膜を備えている。

【0022】第2の半導体装置によると、基板上におけ るスクライブ領域の周辺部に、III族窒化物半導体が酸 化されてなる保護酸化膜が形成されており、III 族窒化 物半導体と該保護酸化膜との結合強度はシリコン酸化膜 等よりも大きいため、一のウェハ上に形成された複数の 半導体装置をチップととに分割する際に、素子形成領域 を覆っている絶縁膜が剥がれたり、素子形成領域にクラ ックが発生したりすることがないので、装置の歩留まり 及び信頼性が向上する。

【0023】本発明に係る第3の半導体装置は、基板の 20 上に形成されたIII 族窒化物半導体からなる活性領域 と、基板の上に形成され、活性領域と電気的に接続され ているパッド電極とを備え、基板とパッド電極との間に は、III 族窒化物半導体が酸化されてなる絶縁酸化膜が 形成されている。

【0024】第3の半導体装置によると、基板とパッド 電極との間には、III 族窒化物半導体が酸化されてなる 絶縁酸化膜が形成されているため、III 族窒化物半導体 とその絶縁酸化膜との結合強度はシリコン酸化膜等より 30 も大きいので、パッド電極が基板から剥がれることがな くなり、装置の歩留まり及び信頼性が向上する。

【0025】本発明に係る第4の半導体装置は、基板の 上に形成され、複数のIII 族窒化物半導体からなる共振 器を有するレーザ構造体と、レーザ構造体における共振 器の端面を含む側面に形成され、III 族窒化物半導体が 酸化されてなる保護酸化膜とを備えている。

【0026】第4の半導体装置によると、レーザ構造体 における共振器の端面を含む側面に、III 族窒化物半導 体が酸化されてなる保護酸化膜が形成されているため、 共振器ミラーのミラー面が、エッチング端面と保護酸化 膜との界面により形成されてエッチング端面のままでな くなるので、エッチングによる欠陥等の影響を受けなく なる。その上、III 族窒化物半導体を直接酸化させてい るため、端面コートの不具合によるリーク電流も生じな くなるので、髙い信頼性を得ることができる。

【0027】本発明に係る第1の半導体装置の製造方法 は、基板の上にIII 族窒化物半導体層を形成する半導体 層形成工程と、III 族窒化物半導体層の上に該III 族窒 化物半導体層の活性領域を覆う保護膜を形成する保護膜

化物半導体層を酸化することにより、基板の上の活性領 域を除く領域にIII 族窒化物半導体層が酸化されてなる 絶縁酸化膜を形成する酸化膜形成工程と、保護膜を除去 することにより活性領域を露出する活性領域露出工程と を備えている。

【0028】第1の半導体装置の製造方法によると、II I 族窒化物半導体層の素子形成領域を覆う保護膜を形成 した後、形成された保護膜をマスクとしてIII 族窒化物 半導体層を酸化することにより、基板の上の活性領域を 除く領域に絶縁酸化膜を形成するため、本発明の第1の 10 半導体装置を確実に実現できる。

【0029】第1の半導体装置の製造方法は、活性領域 露出工程よりも後に、活性領域の上にオーミック電極を 形成するオーミック電極形成工程と、活性領域の上に絶 縁酸化膜上にわたって延びるゲート電極を形成するゲー ト電極形成工程とをさらに備えていることが好ましい。

【0030】第1の半導体装置の製造方法は、半導体層 形成工程と保護膜形成工程との間に、III 族窒化物半導 体層をアンモニアにさらすアンモニア処理工程をさらに 備えていることが好ましい。このようにすると、活性領 20 域となる素子形成領域の表面がアンモニアにより酸化物 等が除去されて清浄化されるため、活性領域のコンタク ト抵抗率が低減するので、装置の電気的特性が良好とな る。

【0031】この場合に、アンモニア処理工程が、アン モニアをプラズマ化する工程を含むことが好ましい。

【0032】本発明に係る第2の半導体装置の製造方法 は、ウェハ状の基板の上にIII 族窒化物半導体層を形成 する半導体層形成工程と、III 族窒化物半導体層に、該 III族窒化物半導体層に形成される複数の素子形成領域 と、各素子形成領域をそれぞれチップ状に分割する際の 分割領域であるスクライブ領域とを設定する領域設定工 程と、スクライブ領域の上に該スクライブ領域を覆う保 護膜を形成する保護膜形成工程と、形成された保護膜を マスクとしてIII 族窒化物半導体層を酸化することによ り、基板の上のスクライブ領域の側方の領域にIII 族窒 化物半導体層が酸化されてなる保護酸化膜を形成する酸 化膜形成工程とを備えている。

【0033】第2の半導体装置によると、スクライブ領 域の上に該スクライブ領域を覆う保護膜を形成した後、 形成された保護膜をマスクとしてIII 族窒化物半導体層 を酸化することにより基板の上のスクライブ領域の側方 の領域に保護酸化膜を形成するため、スクライブ工程に おいて、素子形成領域を覆っている絶縁膜が剥がれた り、素子形成領域にクラックが発生したりしない本発明

の第2の半導体装置を確実に実現できる。

【0034】第1及び第2の半導体装置の製造方法にお いて、保護膜がシリコン、酸化シリコン又は窒化シリコ ンからなることが好ましい。

上にIII 族窒化物半導体層を形成する半導体層形成工程 と、III 族窒化物半導体層に、該III 族窒化物半導体層 に形成される素了形成領域と、該素了形成領域に形成さ れる素子の外部との導通を図るパッド電極形成領域とを 設定する領域設定工程と、III 族窒化物半導体層の上に おけるバッド電極形成領域を除く領域を覆う保護膜を形 成する保護膜形成工程と、形成された保護膜をマスクと してIII 族窒化物半導体層を酸化することにより、基板 の上のバッド電極形成領域にIII 族窒化物半導体層が酸 化されてなる絶縁酸化膜を形成する酸化膜形成工程と、 絶縁酸化膜の上にパッド電極を形成する工程とを備えて いる。

【0036】第3の半導体装置の製造方法によると、II I 族窒化物半導体層の上におけるパッド電極形成領域を 除く領域を覆う保護膜を形成した後、形成された保護膜 をマスクとしてIII 族窒化物半導体層を酸化することに より、基板の上のパッド電極形成領域に絶縁酸化膜を形 成するため、本発明の第3の半導体装置を確実に実現で きる。

【0037】第1~第3の半導体装置の製造方法におい て、酸化膜形成工程がIII 族窒化物半導体層を酸素雰囲 気で熱処理を行なう工程を含むことが好ましい。

【0038】また、第1~第3の半導体装置の製造方法 において、酸化膜形成工程がIII 族窒化物半導体層に対 して酸素のイオン注入を行ないながら熱処理を行なう工 程を含むことが好ましい。

【0039】本発明に係る第4の半導体装置の製造方法 は、基板の上に、複数のIII 族窒化物半導体層を形成す ることにより、複数のIII 族窒化物半導体層からなり共 30 振器を含むレーザ構造体を形成するレーザ構造体形成工 程と、レーザ構造体における共振器の両端面を露出する 工程と、レーザ構造体における共振器の両端面を含む両 側面を酸化することにより、両側面にIII 族窒化物半導 体層が酸化されてなる保護酸化膜を形成する酸化膜形成 工程とを備えている。

【0040】第4の半導体装置の製造方法によると、レ ーザ構造体における共振器の両端面を露出した後、レー ザ構造体における共振器の両端面を含む両側面を酸化す ることにより、該両側面にIII 族窒化物半導体層が酸化 されてなる保護酸化膜を形成するため、本発明の第4の 半導体装置を確実に実現できる。また、端面コートを形 成する工程を省くことができるため、製造工程を簡略化

【0041】第4の半導体装置の製造方法において、酸 化膜形成工程がIII 族窒化物半導体層を酸素雰囲気で熱 処理を行なう工程を含むことが好ましい。

[0042]

【発明の実施の形態】 (第1の実施形態) 本発明の第1 の実施形態について図面を参照しながら説明する。

【0035】本発明に係る第3の半導体装置は、基板の 50 【0043】図1(a)及び図1(b)は本発明の第1

る。

の実施形態に係るGaN系酸化分離型HEMTであっ て、(a) は平面構成を示し、(b) は(a) の l b -I b 線における断面構成を示している。図1 (a)及び 図1(b)に示すように、本実施形態に係るHEMT は、例えば、SiCからなる基板11上に成長したGa N系半導体からなる活性領域12Aと、該活性領域12 Aの周囲にGaN系半導体が酸化されてなる絶縁酸化膜 12 Bとを有している。

【0044】活性領域12Aの上には、該活性領域12 Aとショットキ接触すると共に、絶縁酸化膜12Bの上 10 に延びるように形成され該絶縁酸化膜12B上に引き出 し部13aを有するゲート電極13と、該ゲート電極1 3のゲート長方向側の両側部と間隔をおき、それぞれが ソース電極及びドレイン電極となるオーミック電極14 とが形成されている。

【0045】とこで、従来のメサ分離型HEMTと本実 施形態に係る酸化分離型HEMTとにおけるショットキ 電極とオーミック電極との間の電圧-電流特性を比較す る。図24は従来のメサ分離型HEMTを模した擬似素 子の断面構成を示している。すなわち、SiCからなる 20 基板121上には、GaN系半導体からなる島状の活性 層122と、該活性層122の上に形成された島状のオ ーミック電極123と、活性層122と間隔をおき且つ 基板とショットキ接触するショットキ電極124とが設 けられている。ととでは、このショットキ電極124が 図23(a)に示す引き出し部104aと対応する。 C の擬似素子は、図25のような整流特性を示し、逆方向 耐圧は大きいもののリーク電流はマイクロアンペア(μ A) オーダーで流れる。このように、図23(a)及び 図23(b)に示す従来のメサ分離型HEMTはゲート 30 電極104の引き出し部104aがメサ分離されたGa Nからなるバッファ層102上に形成されているため、 ゲート電極104の引き出し部104aとバッファ層1 02との接触がショットキ接触となり、リーク電流が発 生し易いことが分かる。

【0046】一方、本実施形態に係る酸化分離型HEM Tにおける絶縁酸化膜12B上のショットキ電極13と 活性領域12A上のオーミック電極14との間の電圧-電流特性は、図2に示すように、各電極間に100V以 上の電圧を印加してもナノアンペア(nA)オーダーの 40 を形成し、その後、形成した保護膜形成膜に対してリソ 電流しか流れない。

【0047】図3はそれぞれのゲート幅が100 µ m の、本実施形態に係る酸化分離型HEMTと従来のメサ 分離型HEMTとのドレイン電流のゲート電圧依存性を 示している。ゲート電圧が高く、ドレイン電流が大きく 流れる領域では特性に差は現われないが、ドレイン電流 を絞り込んだピンチオフ付近では大きな差が現われてい る。すなわち、従来のメサ分離型HEMTにおいては、 ゲート電極104の引き出し部104aに生じるリーク 電流によってピンチオフ特性が劣化していることが分か 50 1を弗硝酸を用いて除去することにより、活性領域12

【0048】このように、本実施形態に係る酸化分離型 HEMTは、従来のメサ分離型HEMTのようにゲート 電極の引き出し部13aにおけるリーク電流が発生せ ず、ピンチオフ特性に優れたHEMTを得ることができ

【0049】また、本実施形態に係る酸化分離型HEM Tは、絶縁酸化膜12Bが、活性領域12AとなるIII 族窒化物半導体(GaN)自体の酸化により形成されて いるため、活性領域12Aの側端部と絶縁酸化膜12B との境界部分にはメサ型HEMTのような段差部が形成 されず、なだらかとなる。このため、従来のHEMTの ゲート電極104は、例えば製造時に活性領域103の 側端部とバッファ層102の上面とからなる段差部によ りゲート電極104が途切れる、いわゆる段切れが発生 する虞があるが、本実施形態はその虞がなく、高い信頼 性を確保することができる。

【0050】なお、本実施形態においては、HEMTに ついて説明したが、これに限らず電界効果型トランジス タ(MESFET) やヘテロバイポーラトランジスタ (HBT) 等の素子分離が必要なデバイスであれば同様 の効果を奏する。

【0051】また、本実施形態に係るHEMTは基板に SiCを用いたが、これに限らず、サファイア等の、II I 族窒化物半導体からなる活性領域がエピタキシャル成 長可能な基板であればよい。

【0052】以下、前記のように構成された酸化分離型 HEMTの製造方法について図面を参照しながら説明す る。

【0053】図4(a)~図4(c)及び図5(a)~ 図5 ( c ) は本実施形態に係る酸化分離型HEMTの製 造方法の工程順の断面構成を示している。

【0054】まず、図4(a)に示すように、例えば電 子線エピタキシ (MBE) 法を用いて、SiCからなる 基板11の上に、GaN/A1GaNの積層体12を形 成する。なお、積層体12の詳細な構成は後述する。

【0055】次に、図4(b)に示すように、例えば化 学的気相成長(CVD)法又はMBE法等を用いて積層 体12の上に全面にわたってSiからなる保護膜形成膜 グラフィ法によるパターニングを行なって、積層体12 の上の島状の活性領域形成領域20を覆う保護膜21を 形成する。

【0056】次に、図4(c)に示すように、積層体1 2上に保護膜21を形成したまま、温度が約900℃の 酸素雰囲気で1時間程度の熱処理を行なうことにより、 積層体12における活性領域12Aを除く領域に積層体 12が酸化されてなる絶縁酸化膜12Bを形成する。

【0057】次に、図5(a)に示すように、保護膜2

Aを露出し、その後、図5(b)に示すように、蒸着法 及びリソグラフィ法を用いて、活性領域12Aの上に、 それぞれTi/Alからなるオーミック電極14を選択 的に形成する。

【0058】次に、図5(c)に示すように、蒸着法及 びリソグラフィ法を用いて、活性領域12Aの上に、各 オーミック電極14の間にそれぞれ間隔をおくと共に絶 縁酸化膜12B上にわたって延びるように、例えばPd /Ti/Auからなるゲート電極 13を選択的に形成す る。この後は、図示はしていないが、活性領域12Aの 10 上方及び周辺部にゲート電極13及び各オーミック電極 14を含めて全面に、例えばシリコン酸化膜からなる保 護絶縁膜を形成する。さらに、該保護絶縁膜の上に、各 ゲート電極13及びオーミック電極14とそれぞれ電気 的な導通を図る、例えばTi/Auからなるパッド電極 を形成する。

【0059】このように、本実施形態に係るHEMT は、活性領域12Aを構成するIII 族窒化物半導体をそ のまま酸化させることにより素子分離を行なっている。 そこで、前記のように形成された活性領域12Aと絶縁 20 酸化膜12Bとの素子間分離特性及び活性領域12Aの 基板特性は、HEMTの動作特性に極めて重要となるの で、以下これを検証する。

【0060】図6は検証に用いた積層体12の断面構成 を示している。積層体12は、基板11上に順次成長し た、厚さが約100nmのA1Nからなるバッファ層3 厚さが約3μmの真性GaNからなる活性層32、 厚さが約2mmの真性AIGaNからなる第1障壁層3 3、厚さが約25nmのn型AlGaNからなる第2障 壁34層及び厚さが約3nmの真性A1GaNからなる 30 第3障壁層35により構成されている。

【0061】図7は積層体12を900℃の酸素雰囲気 で熱処理を行なった際の絶縁酸化膜12Bの膜厚の熱処 理時間依存性を示している。図7に示すように、熱処理 を1時間行なうと、膜厚が約100mmの絶縁酸化膜が 形成され、4時間の熱処理を行なうと膜厚は約200 n mとなる。図6に示すように、HEMTの障壁層33~ 35の総膜厚は約30nmであるため、絶縁酸化膜12 Bの膜厚は100nm程度であれば十分である。

【0062】図8は絶縁酸化膜12Bの膜厚と素子間の 40 リーク電流との関係を示し、絶縁酸化膜12Bの膜厚が 80nm以上であれば良好な分離特性が得られることが 分かる。従って、図7及び図8の関係から、熱処理温度 が900℃の場合には、1時間程度の熱処理を行なえ ば、十分な素子分離を実現できることが分かる。

【0063】なお、酸化膜形成工程において、熱処理を 酸素雰囲気で行なう代わりに、酸素イオンを積層体12 に注入しながら絶縁酸化膜12Bを形成してもよい。

【0064】次に、基板特性を検証する。

12

てその基板特性が劣化してはならない。そのため、本実 施形態においては、熱処理による活性領域12Aの酸化 を防止するため、保護膜21にシリコン(Si)を用い ている。

【0066】図9(a)~図9(c)は本実施形態に係 るHEMTのオージェ電子分光(AES)分析による基 板の深さ方向の原子のプロファイルであって、図9

(a)は温度が900℃で1時間の熱処理を行ない保護 膜21を除去した後の素子分離部(絶縁酸化膜12B) を示し、図9(b)は膜厚が約100nmの保護膜21 によりマスクされた状態の活性領域12Aを示し、図9 (c) は比較用であって熱処理を施さない状態の積層体 12を示している。ここで、各グラフ中における、Ga はガリウム原子のプロファイルを示し、Nは窒素原子の プロファイルを示し、Oは酸素原子のプロファイルを示 している。また、積層体12における酸素原子のプロフ ァイルに着目しているため、微量のアルミニウム原子は 省略している。ここで、横軸はサンブルの表面からの深 さ(nm)を表わし、縦軸は相対値(ピークトゥピー ク)を表わしている。

【0067】図9(a)に示すように、素子分離部にお いて熱処理前の積層体12の構造が大きく崩れ、酸素原 子が上面から活性層32にまで拡散して絶縁酸化膜12 Bが形成されていることが分かる。この場合の絶縁酸化 膜12Bの膜厚は約100nmである。

【0068】また、図9(b)に示すように、Siから なる保護膜21でマスクされた活性領域12Aは、保護 膜21の上部の酸化が観測されるものの保護膜21と活 性領域12Aとの界面の反応もなく、図9 ( c ) におけ る未処理のプロファイルと比べても、活性領域12Aの 構造が変化せず熱処理前の構造が維持されていることが 分かる。

【0069】さらに、[表1]に熱処理の前後における 積層体12のシートキャリア濃度とキャリア移動度とを ホール測定法により室温で測定した評価結果を示す。

[0070]

【表1】

	熱処理前	熱処理後		
キャリア濃度 (cm <sup>-3</sup> )	1.4×10 <sup>13</sup>	1. 5×10 <sup>13</sup>		
移動度(cm²/Vs)	741	766		

【0071】シートキャリア濃度及びキャリア移動度は 共に熱処理の前後で大きな変化はなく、AES分析によ る分析結果と同様、との測定結果からも保護膜21によ り活性領域12Aが保護されていることが分かる。

【0072】また、本発明においては、熱処理後の保護 【0065】HEMTの活性領域12Aは熱処理によっ 50 膜21の除去処理も重要となる。保護膜21が完全に除

14

去できなかったり、除去時に活性領域12Aが損傷を負うと、トランジスタ特性に劣化を来たす。その上、保護膜21の除去時に絶縁酸化膜12Bがエッチングされてはならない。

【0073】そとで、本実施形態においては、Siからなる保護膜21の除去に弗硝酸を用いたウェットエッチングを行なっている。

【0074】図10は熱処理後の保護膜21と絶縁酸化膜12Bとの弗硝酸によるウェットエッチングのエッチング量の時間依存性を示している。図10に示すように、保護膜21は容易にエッチングされるが、絶縁酸化膜12Bはほとんどエッチングされていないことが分かる

【0075】なお、本実施形態においては、弗硝酸を用いたウェットエッチングにより保護膜21の除去を行なったが、他のエッチング液を用いてもよい。また、エッチングにはドライエッチングを用いてもよい。

【0076】また、保護膜21にシリコンを用いたが、酸化シリコンや窒化シリコン等の、熱処理による活性領域12Aの劣化を防止できる材料であればよい。この場 20合のエッチング液は、酸化シリコンであれば弗酸を含む溶液、例えばバッファード弗酸(BHF)であればよく、窒化シリコンであれば熱燐酸のような燐酸を含む溶液であればよい。

【0077】(第1の実施形態の一変形例)以下、本実施形態の一変形例に係る半導体装置の製造方法について図面を参照しながら説明する。本変形例は、図4(a)に示す積層体形成工程と図4(b)に示す保護膜形成工程との間に、積層体12の上面をブラズマ化されたアンモニアガスにさらすアンモニア処理工程を設けることを 30特徴とする。

【0078】図11は活性領域12A上に形成されたオ ーミック電極14のコンタクト抵抗をTLM(Tran smission Line Method) 法により評 価した評価結果を示している。ここでは、オーミック電 極14の幅を約100μmとし、各オーミック電極14 の間隔を $2\mu m$ 、 $4\mu m$ 、 $6\mu m$ 及び $8\mu m$ の4通りとしている。また、実線は本変形例のアンモニア処理の結 果を表わし、破線は比較用のアンモニア処理を施さない 場合を表わしている。図11に示すように、アンモニア 処理を施した場合と未処理の場合の直線の傾きはほぼ同 一であり、活性領域12Aの両者のシート抵抗には差が ないことが分かる。一方、コンタクト抵抗は、アンモニ ア処理を施した場合は未処理の場合と比べて30%程度 も低減している。このグラフから求めたコンタクト抵抗 率は、未処理の場合でも6×10-6Qcm2と比較的良 好な値を示すが、アンモニア処理を施した場合には、3 ×10-°Ωcm² にまで低減する。これは、アンモニア 処理によって活性領域 12 Aの表面の酸化物等の変質物 が除去されて清浄化されるためと考えられる。

【0079】なお、本変形例においては、アンモニア処理をプラズマ化されたアンモニアガスを用いて行なったが、アンモニア溶液による煮沸処理を行なってもよい。 【0080】(第2の実施形態)以下、本発明の第2の実施形態について図面を参照しながら説明する。

【0081】図12は本発明の第2の実施形態に係るGaN系半導体装置におけるスクライブ領域の断面構成を示している。本実施形態に係るGaN系半導体装置は、ウェハ上に複数の半導体装置が形成され、その後、各半 導体装置をチップとして分割する際のスクライブ領域の周辺部に、GaN系半導体自体が酸化されてなる保護酸化膜を備えていることを特徴とする。図12に示すように、例えばSiCからなるウェハ状の基板42の主面は、チップ形成領域40と該チップ形成領域40同士の間に設けられたスクライブ領域41とに区画されている。

【0082】基板42の主面上におけるスクライブ領域41には、チップ形成領域40の中央部に設けられる素子形成領域(図示せず)においてトランジスタ等の活性層となるGaN系半導体からなる積層体43Aが形成されており、該主面上におけるスクライブ領域41のチップ形成領域40側の周辺部には、積層体43Aが酸化されてなる保護酸化膜43Bと、該保護酸化膜43Bの上に形成されたシリコン酸化膜等からなる表面保護膜である絶縁膜44とが形成されている。

【0083】従来のGaN系半導体装置にあっては、スクライブ領域41の周辺部がGaN系半導体との結合強度が相対的に小さいシリコン酸化膜等からなる絶縁膜44によって覆われているため、スクライブ(チップ分割)時に、絶縁膜44が剥がれ易い。しかしながら、本実施形態の絶縁膜44は、該絶縁膜44と結合強度が相対的に大きい、GaN系半導体が酸化されてなる保護絶縁膜43Bの上に形成されているため、基板42をチップごとに分割する際に、積層体43Aや基板42にクラックが生じたり、絶縁膜44が剥がれたりすることを防止できる。

【0084】図13は本実施形態に係るウェハ状態の半導体装置と従来のウェハ状態の半導体装置とにおけるスクライブ時の不良率とスクライブ領域の幅との関係を比較した結果を表わしている。スクライブ領域の幅が100μmの場合の各チップの表面状態を観察すると、従来の半導体装置のチップは、約20%のサンプルに不良が生じ、スクライブ領域の積層体に生じたクラックがチップの周縁部又はその内側にまで入り込み、素子形成領域上の絶縁膜に剥がれが生じている。

【0085】一方、本実施形態に係る半導体装置を観察すると、スクライブ領域41における積層体43Aにクラックが発生しても、該クラックは保護酸化膜43Bとの境界部分で止まっており、チップ形成領域40への侵50入は見られない。

態の図4(c)に示した保護膜21の形成工程と同一の 工程で行なえばよい。

【0095】次に、図16(a)に示すように、保護膜

21を弗硝酸を用いて除去し、その後、図16(b)に

16

【0086】図13から分かるように、スクライブ領域 41の周辺部に、GaN系半導体を酸化した保護酸化膜 43Aを設けているため、スクライブ領域41の幅を1 00 μm程度にまで縮小しても、幅が150 μmのスク ライブ領域を持つ従来の半導体装置よりも不良率は低 い。その結果、本実施形態に係る半導体装置は、スクラ イブ領域41の幅を小さくしてもスクライブ時の不良率 を小さくできるため、一の基板41 (ウェハ) からの半 導体装置の取れ数を増大できる。その上、絶縁膜44の 剥がれを防止できるため、装置の信頼性も大幅に向上す 10 する。

示すように、CVD法等を用いてチップ形成領域40の 上に全面にわたって、例えば酸化シリコンからなる表面 保護用の絶縁膜44を形成し、その後、リソグラフィ法 を用いて絶縁膜44に対して選択的にエッチングを行な って、積層体43Aにおけるスクライブ領域41を露出 【0096】 このように、本実施形態によると、保護酸

【0087】なお、本実施形態においては、保護酸化膜 43Bをチップ形成領域40にまで形成しているが、図 14に示すように、その一変形例として、保護酸化膜4 3℃をスクライブ領域41の側部に沿うように環状に設 けてもよい。この保護酸化膜43Cの幅は5μm程度で あれば十分である。

化膜43BがGaN系半導体からなる積層体43Aの酸 化物であるため、基板42及び絶縁膜44との密着性が 高い。また、スクライブ領域41において、積層体43 Aと保護酸化膜43Bとが連続しているため、該保護酸 化膜43Bによって基板42のスクライブ時にクラック が生じたとしても、生じたクラックがチップ形成領域4 0の周縁部又はその内側にまで達することを阻止でき る。

【0088】また、本実施形態においては、基板42に SiCを用いたが、サファイア等のGaN系半導体から なる積層体43Aがエピタキシャル成長可能な基板であ 20

【0097】なお、本実施形態においては、保護酸化膜 43 Bの形成時に、積層体43 Aのスクライブ領域41 をマスクする保護膜21にシリコンを用いたが、これに 限らず、シリコン酸化膜又はシリコン窒化膜等の熱処理 による積層体43Aの劣化を防止できる材料であればよ

【0089】以下、前記のように構成された半導体装置 の製造方法について図面を参照しながら説明する。

> 【0098】また、弗硝酸を用いたウェットエッチング により保護膜21の除去を行なったが、他のエッチング 液を用いてもよく、エッチングにはドライエッチングを 用いてもよい。

【0090】図15(a)~図15(c)、図16 (a)及び図16(b)は本実施形態に係る半導体装置 の製造方法の工程順の断面構成を示している。

> 【0099】また、保護酸化膜43Bを形成する熱酸化 30 工程は、酸素雰囲気の代わりに、GaN系半導体からな る積層体43Aに対して酸素イオンを注入することによ り行なってもよい。

【0091】まず、図15(a)に示すように、例えば 電子線エピタキシ (MBE) 法を用いて、SiCからな るウェハ状の基板42の上に、GaN/A1GaNの積 層体43Aを形成する。

> 【0100】(第3の実施形態)以下、本発明の第3の 実施形態について図面を参照しながら説明する。

【0092】次に、図15(b)に示すように、複数の チップ形成領域40と該複数のチップ形成領域40同士 の間にスクライブ領域41を設ける。該スクライブ領域 41には、CVD法等を用いて積層体43Aの上にSi からなる保護膜形成膜を形成し、その後、形成した保護 膜形成膜に対してリソグラフィ法によるパターニングを 行なうことにより、基板42の上におけるスクライブ領 域41を覆う保護膜21を形成する。

【0101】図17は本発明の第3の実施形態に係るG a N系半導体装置における外部との入出力端子となるパ ッド電極部の断面構成を示している。図17に示すよう に、例えばSiCからなるウェハ状の基板52の主面 は、素子形成領域50と該素子形成領域50に隣接して 設けられたパッド電極形成領域51とに区画されてい る。

【0093】次に、図15(c)に示すように、積層体 43 A上に保護膜21を形成したまま、温度が約900 ℃の酸素雰囲気で1時間程度の熱処理を行なうことによ り、積層体43Aにおけるスクライブ領域41の両側に 位置するチップ形成領域40に積層体43Aが酸化され てなる保護酸化膜43Bが形成される。

【0102】基板52の主面上における素子形成領域5 0にはトランジスタ等の活性層となるGa N系半導体か らなる積層体53Aが形成されており、パッド電極形成 領域51には、積層体53Aが酸化されてなる絶縁酸化 膜53Bと、該絶縁酸化膜53Bの上に形成された、例 えばTi/Au/からなるパッド電極54とが形成され ている。なお、図示はしていないが、該パッド電極54

【0094】この保護酸化膜43Bの形成工程は、チッ ブ形成領域40の中央部の素子形成領域(図示せず)に トランジスタ等の半導体紫子を形成する前であっても後 であってもよい。但し、比較的高温の熱酸化処理を行な うため、良好な索子特性を維持するためには、索子を形 成する前の方が好ましい。この場合には、第1の実施形 50 は素子形成領域50に形成される素子と(図示せず)と

配線によって電気的に接続されることはいうまでもな いっ。

【0103】このように、本実施形態に係るパッド電極 54は、GaN系半導体からなる積層体53Aの上に、 該積層体53Aが酸化されてなる絶縁酸化膜53Bを介 在させて設けられているため、パッド電極54と基板5 2との密着性が高くなる。このため、例えば、パッド電 極54のワイヤボンド工程において該パッド電極54が米 \*基板52から剥がれることを防止できる。

【0104】 [表2] はSiCからなる基板上にエピタ キシャル成長したGaN層と種々の薄膜材との密着性、 及びGaN層の上部を酸化させた酸化層と種々の薄膜材 との密着性を定量的に評価した結果を表わしている。と こでは、評価方法としてセバスチャン法を用いている。 [0105]

18

【表2】

サンプル構造 引張り荷重(×9.8N/cm²) GaN層上のシリコン酸化膜 350 GaN層上のシリコン窒化膜 320 GaN上のGaN酸化層 1080 GaN酸化層上のTi/Au多層膜 850 GaN酸化層上のAl 830 GaN酸化層上のシタコン酸化膜 920 GaN酸化層上のシリコン窒化膜 900

【0106】 「表2] から、GaN層と密着性が高い絶 20 縁膜は、GaN層を酸化させたGaN酸化層のみである ことが分かる。さらに、GaN酸化層は、金属材のみな らずシリコンからなる絶縁膜との密着性にも優れている ことが分かる。従って、高い密着性が必要とされるパッ ド電極部は、GaN系半導体からなる積層体53Aを酸 化させてなる絶縁酸化膜53Bの上に形成することが極 めて有効となる。

【0107】また、本実施形態においては、基板52に SiCを用いたが、サファイア等のGaN系半導体から ればよい。

【0108】以下、前記のように構成された半導体装置 のパッド電極部の製造方法について図面を参照しながら 説明する。

【0109】図18 (a)~図18 (c)、図19

(a)及び図19(b)は本実施形態に係る半導体装置 のパッド電極部の製造方法の工程順の断面構成を示して いる。

【0110】まず、図18 (a) に示すように、例えば 電子線エピタキシ(MBE)法を用いて、SiCからな 40 る基板52の上に、GaN/AlGaNの積層体53A を形成する。

【0111】次に、図18(b)に示すように、積層体 53Aの全領域を素子形成領域50とパッド電極形成領 域51とに区画する。続いて、素子形成領域50には、 CVD法等を用いて積層体53Aの上にSiからなる保 護膜形成膜を形成し、その後、形成した保護膜形成膜に 対してリソグラフィ法によるパターニングを行なうこと により、基板52の上における索子形成領域50を覆う 保護膜21を形成する。

【0112】次に、図18(c)に示すように、積層体 53A上に保護膜21を形成したまま、温度が約900 **℃の酸素雰囲気で1時間程度の熱処理を行なうことによ** り、積層体53Aにおけるパッド電極形成領域51に積 層体53Aが酸化されてなる絶縁酸化膜53Bが形成さ れる。

【0113】この絶縁酸化膜53Bの形成工程は、素子 形成領域50にトランジスタ等の半導体素子を形成する 前であっても後であってもよい。但し、比較的高温の熱 酸化処理を行なうため、素子の特性を良好に維持するた なる積層体53Aがエピタキシャル成長可能な基板であ 30 めには、素子を形成する前の方が好ましい。この場合に は、第1の実施形態の図4(c)に示した保護膜21の 形成工程、又は第2の実施形態の図15(c)に示した 保護膜21の形成工程と同一の工程で行なえばよい。

> 【0114】次に、図19(a)に示すように、保護膜 21を弗硝酸を用いて除去した後、図19 (b) に示す ように、例えば蒸着法及びリソグラフィ法を用いて、バ ッド電極形成領域51における絶縁酸化膜53Bの上 に、Ti/Auからなるパッド電極54を選択的に形成 する。

【0115】このように、本実施形態によると、パッド 電極54がGaN系半導体からなる積層体53Aが酸化 されてなる絶縁酸化膜53B上に形成されるため、高い 密着性を得ることができる。

【0116】なお、本実施形態においては、パッド電極 54を絶縁酸化膜53Bの上に直接形成しているが、

[表2] に示すように、シリコンを含む絶縁膜はGaN 系半導体の酸化物との密着性が高いため、GaN系半導 体の酸化物からなる絶縁酸化膜53Bとパッド電極54 との間にシリコン酸化膜やシリコン窒化膜等の絶縁膜を 50 介在させてもよい。

20 70は、レーザ構造体60Aを形成する半導体層を直接

に酸化させているため、リーク電流も発生せず、高い信 頼性を得ることができる。 【0125】さらに、本実施形態に係る半導体レーザ装

置は、共振器端面の端面コートが不要となるため、製造 工程を削減できる。なお、保護酸化膜70の膜厚等によ り、出射端面と反射端面とにおけるレーザ光の反射率を 最適化する必要がある。

【0126】以下、前記のように構成された半導体レー ザ装置の製造方法について図面を参照しながら説明す

【0127】図21(a)~図21(c)及び図22 (a)~図22(d)は本実施形態に係る半導体レーザ 装置の製造方法の工程順の断面構成を示している。とこ では、図20(a)のXXb-XXb線における断面を示し、 図21(c)は正面図である。

【0128】まず、図21(a)に示すように、例えば 有機金属気相成長 (MOVPE) 法を用いて、サファイ アからなる基板61上に、n型コンタクト層62、n型 クラッド層63、活性層64、p型クラッド層65及び p型コンタクト層66を順次形成する。

【0129】次に、図21 (b) の断面図及び図21 (c)の正面図に示すように、例えば電子サイクロトロ ン共鳴(ECR)エッチング法を用い、レーザ構造体形 成領域60をマスクしてp型コンタクト層66、p型ク ラッド層65、活性層64、n型クラッド層63に対し てn型コンタクト層62が露出するまでエッチングを行 なうことにより、n型コンタクト層62、n型クラッド 層63、活性層64、p型クラッド層65及びp型コン 共に、n型コンタクト層62にn側電極形成領域68A を形成する。

【0130】次に、図22(a)の断面図に示すよう に、p側電極形成領域67A及びn側電極形成領域(図 示せず)を覆うように、Siからなる保護膜21を選択 的に形成する。

【0131】次に、図22(b)に示すように、レーザ 構造体60Aに保護膜21を形成したまま、温度が約9 00℃の酸素雰囲気で1時間程度の熱処理を行なうこと により、レーザ構造体60Aにおけるp側電極形成領域 67A及びn側電極形成領域を除く上面及び側面にレー ザ構造体60Aが酸化されてなる保護酸化膜70を形成

【0132】次に、図22(c)に示すように、保護膜 21を弗硝酸を用いて除去することにより、p型コンタ クト層におけるp側電極形成領域67A及びn側電極形 成領域を露出する。

【0133】次に、図22(d)に示すように、p側電 極形成領域67Aにp側電極67を形成し、また、n側

【0117】また、積層体53Aの素子形成領域50を 保護する保護膜21としてシリコンを用いたが、これに 限らず、シリコン酸化膜又はシリコン窒化膜等の熱処理 による積層体53Aの劣化を防止できる材料を用いても

【0118】また、弗硝酸を用いたウェットエッチング により保護膜21の除去を行なったが、他のエッチング 液を用いてもよく、エッチングにはドライエッチングを 用いてもよい。

【0119】また、絶縁酸化膜53Bは、酸素雰囲気の 10 代わりに、積層体53Aに対して酸素イオンを注入する ことにより形成してもよい。

【0120】(第4の実施形態)以下、本発明の第4の 実施形態について図面を参照しながら説明する。

【0121】図20 (a) 及び図20 (b) は本発明の 第4の実施形態に係るIII 族窒化物半導体レーザ装置で あって、(a)は斜視図であり、(b)は(a)のXXb -xxb線における断面構成を示している。図20(a) に示すように、本実施形態に係る半導体レーザ装置は、 主面の面方位が(0001)面のサファイアからなる基 20 板61の上に順次形成された、n型GaNからなるn型 コンタクト層62と、n型AIGaNからなるn型クラ ッド層63と、GaInNからなる活性層64と、p型 A1GaNからなるp型クラッド層65と、p型コンタ クト層66とを有している。このように、Inを含む活 性層64がA1を含むn型クラッド層63とp型クラッ ド層65によりその上下方向から挟まれたダブルヘテロ 接合からなる共振器を含むレーザ構造体60Aを持つ。 ここで、図20(a)及び図20(b)に示すように、 レーザ構造体60Aにおける出射端面60aと反射端面 30 タクト層66からなるレーザ構造体60Aを形成すると 60bとが対向する方向が共振器におけるレーザ光の共 振方向となる。

【0122】また、図20(a)に示すように、p型コ ンタクト層66の上面には、例えばNi/Auからなる p側電極67が形成されている。一方、n型コンタクト 層62の一部は露出され、露出された上面には、例えば Ti/Alからなるn側電極68が形成されている。

【0123】本実施形態の特徴として、図20(b)の レーザ光の出射光方向の断面図に示すように、レーザ構 造体60Aにおける共振器ミラーとなる出射端面60a 及び反射端面60bは、n型クラッド層63、活性層6 4及びp型クラッド層65が、基板61の主面に対して 垂直な方向にエッチングされてなり、エッチングされた 端面は、該端面が酸化されてなる保護酸化膜70により 覆われている。従って、実質的な共振器端面は、活性層 64の端面と保護酸化膜70との界面となる。

【0124】このように、本実施形態に係る半導体レー ザ装置は、共振器ミラーがエッチング端面のままでな く、保護酸化膜70により覆われているため、エッチン グによる欠陥等の影響を受け難い。さらに、保護酸化膜 50 電極形成領域のn側電極を形成して、図20(a)に示

す半導体レーザ装置を得る。

【0134】このように、本実施形態に係る製造方法に よると、レーザ構造体60Aを構成するGaN系半導体 層及びそのエッチング端面を酸化させることにより、出 射端面60aと反射端面60bとに端面コートが不要と なると共に、共振器ミラーが保護酸化膜70とレーザ構 造体60Aとの界面に形成できる。

【0135】なお、本実施形態に係る半導体レーザ装置 は、レーザ光の横モードの制御性を高めるために、活性 層64をストライプ形状に加工したり、p型クラッド層 10 65に電流狭窄層を設けたりしてもよい。

【0136】また、本実施形態においては、保護酸化膜 70の形成時に、p側電極形成領域67A及びn側電極 形成領域68Aをマスクする保護膜21にシリコンを用 いたが、これに限らず、シリコン酸化膜又はシリコン窒 化膜等の熱処理によるp型コンタクト層66及びn型コ ンタクト層62の劣化を防止できる材料であればよい。

【0137】また、弗硝酸を用いたウェットエッチング により保護膜21の除去を行なったが、他のエッチング

【0138】また、基板61にサファイアを用いたが、 これに限らず、SiC等のGaN系半導体層がエピタキ シャル成長可能な基板であればよい。

### [0139]

【発明の効果】本発明に係る第1の半導体装置及びその 製造方法によると、基板上における活性領域の周辺部 に、III 族窒化物半導体が酸化されてなる絶縁酸化膜を 形成するため、該絶縁酸化膜と基板又は絶縁酸化膜と活 性領域との密着性が良好となるので、装置の歩留まり及 30 り、(c)は熱処理を施さない状態の積層体を示す比較 び信頼性が向上する。

【0140】本発明に係る第2の半導体装置及びその製 造方法によると、基板上におけるスクライブ領域の周辺 部に、III 族窒化物半導体が酸化されてなる保護酸化膜 を形成するため、素子形成領域へのクラックの侵入等を 防止できるので、スクライブ時の歩留まり及び信頼性を 向上できる。

【0141】本発明に係る第3の半導体装置及びその製 造方法によると、基板とパッド電極との間に、III 族窒 化物半導体が酸化されてなる絶縁酸化膜を形成するた め、バッド電極が基板から剥がれることがなくなるの で、装置の歩留まり及び信頼性が向上する。

【0142】本発明に係る第4の半導体装置及びその製 造方法によると、レーザ構造体における共振器の端面を 含む側面に、III 族窒化物半導体が酸化されてなる保護 酸化膜を形成するため、エッチングによる欠陥等の影響 を受けなくなるので、装置の信頼性を向上できる。

### 【図面の簡単な説明】

【図1】(a)及び(b)は本発明の第1の実施形態に

図であり、(b)は(a)のIb-Ib線における構成 断面図である。

【図2】本発明の第1の実施形態に係る酸化分離型HE MTにおける絶縁酸化膜上のショットキ電極と活性領域 上のオーミック電極との電圧-電流特性を示すグラフで ある。

【図3】本発明の第1の実施形態に係る酸化分離型HE MTと従来のメサ分離型HEMTとのドレイン電流のゲ ート電圧依存性を示すグラフである。

【図4】(a)~(c)は本発明の第1の実施形態に係 る酸化分離型HEMTの製造方法を示す工程順の構成断 面図である。

【図5】(a)~(c)は本発明の第1の実施形態に係 る酸化分離型HEMTの製造方法を示す工程順の構成断 面図である。

【図6】本発明の第1の実施形態に係る酸化分離型HE MTのG a N系半導体からなる積層体の詳細を示す構成 断面図である。

【図7】本発明の第1の実施形態に係る酸化分離型HE 液を用いてもよく、エッチングにはドライエッチングを 20 MTにおける絶縁酸化膜の膜厚の熱処理時間依存性を示 すグラフである。

> 【図8】本発明の第1の実施形態に係る酸化分離型HE MTにおける絶縁酸化膜の膜厚と素子間のリーク電流と の関係を示すグラフである。

> 【図9】(a)~(c)は本発明の第1の実施形態に係 る酸化分離型HEMTにおける基板の深さ方向の原子の プロファイルを示し、(a)は熱処理を行ない保護膜を 除去した後の絶縁酸化膜のグラフであり、(b)は保護 膜によりマスクされた状態の活性領域を示すグラフであ 用のグラフである。

> 【図10】本発明の第1の実施形態に係る酸化分離型H EMTにおける熱処理後の保護膜と絶縁酸化膜との弗硝 酸によるウェットエッチングのエッチング量の時間依存 性を示すグラフである。

> 【図11】本発明の第1の実施形態に係る酸化分離型H EMTにおけるオーミック電極のコンタクト抵抗のアン モニア処理の有無による電極間隔依存性を示すグラフで ある。

【図12】本発明の第2の実施形態に係るウェハ状態の GaN系半導体装置におけるスクライブ領域を示す構成 断面図である。

【図13】本発明の第2の実施形態に係るウェハ状態の 半導体装置と従来のウェハ状態の半導体装置とにおける スクライブ時の不良率とスクライブ領域の幅との関係を 示すグラフである。

【図14】本発明の第2の実施形態の一変形例に係るウ ェハ状態のGaN系半導体装置におけるスクライブ領域 を示す構成断面図である。

係るGaN系酸化分離型HEMTを示し、(a)は平面 50 【図15】(a)~(c)は本発明の第2の実施形態に

22

24

係る半導体制	を置い製造	方法を示さ	り上柱順の	<b>悄</b> 炒.断.面 凹	97
ある。					

【図16】(a)及び(b)は本発明の第2の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。

【図17】本発明の第3の実施形態に係るGaN系半導体装置におけるパッド電極部を示す構成断面図である。

【図18】(a)~(c)は本発明の第3の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。

【図19】(a)及び(b)は本発明の第3の実施形態に係る半導体装置の製造方法を示す工程順の構成断面図である。

【図20】(a)及び(b)は本発明の第4の実施形態 に係るIII 族窒化物半導体レーザ装置を示し、(a)は 斜視図であり、(b)は(a)のXXb-XXb線における構 成断面図である。

【図21】(a)~(c)は本発明の第4の実施形態に係る半導体レーザ装置の製造方法を示し、(a)エピタキシャル成長後の構成断面図であり、(b)は(c)の 20 XXIb-XXIb線における構成断面図であり、(c)はレーザ構造体の正面図である。

【図22】(a)~(d)は本発明の第4の実施形態に係る半導体レーザ装置の製造方法を示す工程順の構成断面図である。

【図23】(a)及び(b)は従来のウェハ状態のGa N系半導体装置を示し、(a)は平面図であり、(b) は(a)のXXIIIb-XXIIIb線における構成断面図であ る。

【図24】従来のメサ分離型HEMTを模した擬似素子 30 の構成断面図である。

【図25】図24に示す擬似素子のショットキ電極と活性領域上のオーミック電極との電圧 - 電流特性を示すグラフである。

## 【符号の説明】

11 基板

12 積層体

12A 活性領域

12B 絶縁酸化膜

\*13 ゲート電極

13a 引き出し部

14 オーミック電極

20 活性領域形成領域

21 保護膜

31 パッファ層

32 活性層

33 第1障壁層

34 第2障壁

10 35 第3障壁層

40 チップ形成領域(素子形成領域)

41 スクライブ領域

42 基板

43A 積層体

43B 保護酸化膜

43C 保護酸化膜

4.4 絶縁膜

50 素子形成領域

51 パッド電極形成領域

52 基板

53A 積層体

53B 絶縁酸化膜

5.4 パッド電極

60A レーザ構造体

60 レーザ構造体形成領域

60a 出射端面

60b 反射端面

61 基板

62 n型コンタクト層

63 n型クラッド層

64 活性層

65 p型クラッド層

66 p型コンタクト層

67 p側電極

67A p側電極形成領域

68 n側電極

68A n側電極形成領域


70 保護酸化膜


[図12]


44 43B 43B 42


43A


【図14】






















[図6]



(b)




600 500 第 400 朝 300 200


エッチング・時間(分)


10 12

100 0 [図10]





[図11]






電極間隔(µm)













# [図18]













# 【図19】














(a) (a) (b) (c) (c) (d) (d) (22)



【図23】





# フロントページの続き

(51)Int.Cl.	識別記号		FΙ			ń	;7 <b>:</b> 7-}	' (参考)
H01L	29/205		H01L	21/306		В		
	21/331			29/ <i>T</i> 2				
	29/73							
H01S	5/028							
	5/323							
(72)発明者	松野 年伸		Fターム(質	参考) 5F003	BA11 BA	13 BM01	BMO3	BP23
	大阪府高槻市幸町1番1号	松下電子工業			BP46 BZ0	03		
	株式会社内			5F043	3 AA09 AA	31 AA35	BB01	BB22
(72)発明者	池田 義人				BB23			
	大阪府高槻市幸町1番1号	松下電子工業		5F058	BA10 BA	20 BB01	BC02	BC20
	株式会社内				BFSS BF6	62 BJ01		
(72)発明者	正戸 宏幸			5F073	3 AAO4 AA	84 CA07	CB05	DAO5
	大阪府髙槻市幸町1番1号	松下電子工業			DA25 DA2	27 DA33	DA35	EA29
	株式会社内			5F102	GB01 GC0	01 GD01	GJ02	GJ10
					GK04 GL0	04 GM08	GQ00	GQ01
					GS03 GT0	03 GV03	GV06	GV07
					GV08 HC0	01 HC10	HC15	